基于FPGA三相正弦信号发生器的设计
字K来改变相位累加器的累加速度，然后在固定时钟fc的控制下取样，取样得到的相位值通过相位幅度转换得到与相位值对应的幅度序列，幅度序列再通过D/A转换就可以得到模拟波形的输出。DDS 原理框图如图1所示。图1 DDS原理图在图 1 中，累加器单个时钟周期的相位增量为 ：（1）其中N为累加器字长，角频率为：（2）DDS的输出频率为：（3）DDS输出的频率步进间隔：（4）由式（3）可见，相位累加器进行线性相位累加时 ， 频率控制字的相位增加量越大 ， 相位累加器的溢出频率越高 ， 输出信号的频率也就越高。2 三相正弦信号系统框图系统结构图由频率、相位控制字，数字模拟转换器（即D/A转换），DDS模块以及低通滤波器（LPF）等构成。如图2所示，其中频率控制字K控制频率的输入，而相位控制字为P，与DDS模块一起精确控制频率的变化；D/A转换是把波形对应的数字量快速地转换为对应波形的模拟信号；低通滤波器用于滤除阶梯信号中的谐波分量。本文采用2阶低通滤波电路，阶梯信号通过低通滤波
<<上一页 下一页>>
广州市越秀区图书馆版权所有。
联系电话：020-87673002
本站访问人数：