基于FPGA三相正弦信号发生器的设计
，使得输出信号频谱纯度较好，失真较小。图2 三相正弦信号系统框图3 三相正弦信号发生器的FPGA 实现3.1 DSP Builder设计流程DSP Builder设计流程图如图3所示。具体步骤如下：（1）在Matlab/Simulink中进行设计输入。即在Matlab的Simulink环境中建立一个mdl模型文件，用图形方式调用Altera DSP Builder和其他的Simulink库中的图形模块，构成系统级或算法级设计框图；（2）利用Simulink的图形化仿真、分析功能。分析此设计模型的正确性，完成模型仿真；（3）通过Signal Compiler把Simulink的模型文件（后缀为.mdl）转化成通用的硬件描述语言，VHDL文件（后缀为.vhd）。也是DSP Builder设计实现的关键一步；（4）对以上顶层设计产生的VHDL的RTL代码和仿真文件进行综合、编译适配以及仿真。图3 DSP Builder设计流程图3.2 系统模型图建立实现相位互差120°的三相正弦信号发生器的原理与单相正弦信号发生器的原理基本一致，不同的是三相发生器需要两个具有固定相位偏移的相位加法器。图4为基于Simulink平台建立的系统系统模型图。图5为
<<上一页 下一页>>
广州市越秀区图书馆版权所有。
联系电话：020-87673002
本站访问人数：