激光成像探测时序控制设计与实现
方案。根据系统规模，选用Spartan-6系列的FPGA， XC6SLX150T，其内部具有15万个逻辑单元，23 038个Slices，4 824 Kb的BlockRAM单元，296个可配置I/O管脚。
2.4时序控制硬件电路
根据以上主要部分的设计，时序控制硬件电路主要由FPGA、FLASH、接口电路、多片多通道选择器、多片AD芯片、多片时间测量芯片及电源电路组成。为适应小型化的要求，通过FPGA时序设计，各芯片分时协调工作，提高芯片及管脚复用率，集成度较高，系统框图如图3所示。
图3硬件电路框图
3FPGA实现
3.1FPGA顶层设计
FPGA使用verilog语言编写，模块化设计，整个工程分为如图4所示的11个子模块。
图4FPGA顶层设计
3.2测距模块设计
作为实现目标测距的芯片，测距模块的控制是整个FPGA工程设计的关键环节。TDC-GPX通过FPGA控制读、写时序来完成寄存器配置、数据读取的。写时序如图5所示，读时序如图6所示。
图5TDC-GPX写时序
3.3多路选择器模块
多路选择器通过SPI口进行控制，三根控制
<<上一页 下一页>>
广州市越秀区图书馆版权所有。
联系电话：020-87673002
本站访问人数：